长期以来，量子计算面临的核心难题之一，是量子态极易受环境噪声与器件缺陷影响而出错。
与传统计算不同，量子信息既“娇弱”又难以直接复制备份，单纯依靠提升单个量子比特的物理性能，很难彻底摆脱误差累积的瓶颈。
能否实现有效量子纠错，尤其是整体操控精度能否跨过严格的“纠错阈值”，被普遍视为量子计算从实验演示走向实用化的关键分水岭：一旦系统工作在阈值之下，随着纠错编码规模扩大，逻辑错误率将持续下降，从而出现“越纠越对”的趋势。
此次突破的焦点，正是跨越这一门槛。
中国科学技术大学潘建伟、朱晓波、彭承志教授及副教授陈福升等组成的团队，基于超导量子处理器“祖冲之3.2号”，在码距为7的表面码上实现了低于纠错阈值的量子纠错，并验证逻辑错误率随码距增大显著下降。
实验给出的错误抑制因子达到1.4，表明系统已进入阈值之下的工作区间，为进一步扩大编码规模、构建可扩展的容错量子计算体系提供了关键依据。
从原因看，量子纠错难以落地，往往不只是“某个指标不够高”，而是整套系统工程的短板叠加所致：量子门保真度、读出误差、串扰、漂移以及量子态“泄漏”等问题相互影响，任何一环偏弱都可能导致纠错收益被抵消，甚至出现“越纠越错”的反效果。
此次研究在前期工作基础上，提出并实践了一种“全微波量子态泄漏抑制架构”，为表面码纠错提供了更稳定的运行条件。
相较于依赖多种控制手段的实现路径，全微波控制强调以更统一的控制方式完成关键操作，有利于降低系统复杂度、提升可扩展性，并为后续大规模集成提供更清晰的工程路线。
从影响看，这一成果的意义体现在三个层面。
其一，证明我国超导量子平台已具备在表面码框架下实现阈值以下纠错的能力，完成从“纠错可演示”向“纠错可扩展”的重要跃迁。
其二，展示了逻辑错误率随码距增大而下降的趋势，为进一步把编码规模从小型演示推向更高码距、更低逻辑错误率提供了实验支撑。
其三，开辟更高效的控制新路径，在同类国际竞争中形成差异化技术方案，有望在未来大规模容错系统构建上降低工程代价、缩短迭代周期。
面向下一步，对策重点应从“单点突破”转向“体系化优化”。
一方面，继续提升量子芯片制造一致性与关键器件指标，降低噪声与漂移对长时间运行的影响；另一方面，围绕表面码所需的测量、反馈与控制链路，推进软硬件协同优化，包括更可靠的读出、更精确的门操作以及更鲁棒的解码算法与控制策略。
同时，还需将实验验证从单个逻辑比特进一步扩展到更多逻辑比特与更复杂逻辑操作，检验在更大规模下的稳定性与资源开销，为实现通用容错计算打牢基础。
对于前景，可以作出审慎而积极的判断：阈值以下量子纠错的实现，标志着超导量子计算从“追求更大物理比特数”逐步转向“追求可纠错、可扩展、可工程化”的新阶段。
未来一段时期，竞争焦点将更多聚焦在逻辑比特质量、纠错效率、系统集成与运行可靠性等综合指标上。
随着控制架构、器件制造和算法解码的持续改进，构建更大规模容错量子计算机的可行性将进一步提升，并有望在材料、化学、优化等特定领域的复杂问题求解中释放更大应用潜力。
量子纠错技术的突破不仅是一项实验室成果，更是我国在战略高技术领域自主创新能力的重要体现。
从"跟跑"到"并跑"再到局部"领跑"，中国科学家在量子科技领域的持续突破，正在为新一轮科技革命和产业变革积蓄关键力量。
这一里程碑式的进展启示我们，只有坚持原创性、引领性科技攻关，才能在事关长远发展的战略必争领域赢得主动权。